OFET-Simulation (organischer Feldeffekttransistor): Schnelleinstieg und Analyse der Kennlinie (JV-Analyse)

Dieses Tutorial zur OFET-Simulation vermittelt zunächst die grundlegenden theoretischen Kenntnisse über organische Feldeffekttransistoren, bevor es Sie Schritt für Schritt durch eine 2D-Simulation eines p-Typ-OFET in OghmaNano führt.

1. Grundlegende Theorie eines p-Kanal-organischen Feldeffekttransistors (OFET)

?? zeigt die Struktur eines typischen OFET (organischen Feldeffekttransistors). Eine dünne organische Halbleiterschicht (blau) wird auf eine isolierende Polymer-/SiO2-Schicht (grau) aufgebracht. Zwei Kontakte, Source und Drain, sind auf der Oberseite des Halbleiters positioniert, um Ladungsträger einzuspeisen und aufzunehmen, während ein dritter Kontakt, das Gate (grün), sich unterhalb des Isolators befindet, um den Betrieb des Bauelements zu steuern.

Im Betrieb moduliert die Gate-Elektrode den Fluss von Ladungsträgern zwischen Source und Drain durch die organische Halbleiterschicht. Durch das Anlegen einer Spannung an das Gate wird ein elektrisches Feld über den Isolator erzeugt, wodurch sich eine dünne Schicht von Ladung an der Halbleiter-Isolator-Grenzfläche aufbaut (rot). Dies ähnelt sehr der Ladungsschicht, die sich bildet, wenn eine Spannung an einen Kondensator angelegt wird. Abhängig vom verwendeten Material können die dominanten Ladungsträger Löcher (p-Typ) oder Elektronen (n-Typ) sein. In einem p-Typ-Material wird ein negatives Potential angelegt, um eine Schicht von Löchern zu erzeugen (dies ist in ??b zu sehen). Wenn eine Vorspannung zwischen Source und Drain angelegt wird, driften diese Ladungsträger durch den induzierten Kanal, und das Bauelement wird aktiviert (??c). Wenn die an das Gate angelegte Spannung abgeschaltet wird, verschwindet der Ladungskanal, und der Fluss von Ladungsträgern zwischen Source und Drain stoppt. Im Allgemeinen wird das Stromniveau durch die Gate-Spannung bestimmt: Unterhalb einer bestimmten Schwelle bleibt der Kanal isolierend, während oberhalb dieser Schwelle die Kanalleitfähigkeit mit der Gate-Vorspannung zunimmt. Diese feldgesteuerte Regelung ermöglicht es dem OFET, als Schalter oder, im linearen Bereich, als Verstärker zu arbeiten, wobei die Leistung durch Faktoren wie Ladungsträgermobilität, Schwellenspannung und Kontaktwiderstand bestimmt wird.

Die Funktionsweise des OFET wird in ??a–c dargestellt:

1. Anfangsstatus – ausgeschaltet (??a). Wenn alle Anschlüsse auf 0 V liegen, wird an der Grenzfläche zwischen Halbleiter und Isolator keine Ladung induziert. Es besteht keine leitfähige Verbindung zwischen Source und Drain, sodass das Bauelement ausgeschaltet bleibt.
2. Gate-Vorspannung – Kanalbildung (??b). Durch das Anlegen einer negativen Spannung an das Gate entsteht ein elektrisches Feld über dem Isolator. Dieses Feld zieht elektrostatisch Löcher an die Grenzfläche zwischen Halbleiter und Isolator, wodurch eine dünne Anreichungsschicht (der Kanal) entsteht. Bei VDS=0 fließt noch kein Strom durch das Bauelement, aber der leitfähige Kanal ist bereits gebildet.
3. Drain-Vorspannung – Stromfluss (??c). Durch Anlegen einer negativen Drain-Spannung relativ zur Source (VDS<0, Source ≈ 0 V) werden Löcher von der Source in den Kanal injiziert. Die Löcher driften entlang des durch das Gate erzeugten Kanals zum Drain und erzeugen so den Drain-Strom. Eine noch negativere Gate-Vorspannung verstärkt den Kanal, in dem sich die Löcher ansammeln, und erhöht den Strom.

Im Wesentlichen induziert das elektrische Feld des Gate-Elektrode einen leitfähigen Kanal an der Grenzfläche zwischen Halbleiter und Isolator. Strom fließt nur dann zwischen Source und Drain, wenn dieser Kanal vorhanden ist, wodurch das OFET als spannungsgesteuerter Schalter oder als Verstärker betrieben werden kann. Wird die Gate-Spannung abgeschaltet, wird der Kanal aufgelöst und das Bauelement deaktiviert.

Die obige Beschreibung veranschaulicht ein OFET vom p-Typ, bei dem Löcher die Mehrheit der Ladungsträger darstellen. OFETs können auch als Geräte vom n-Typ betrieben werden, bei denen Elektronen den Leitkanal bilden (und eine positive Spannung an das Gate angelegt wird), oder als ambipolare Geräte, die je nach angelegter Vorspannung sowohl Löcher als auch Elektronen transportieren können. Obwohl alle drei Modi möglich sind, bleiben OFETs vom p-Typ am häufigsten anzutreffen, da der Transport von Löchern in organischen Halbleitern unter normalen Umgebungsbedingungen in der Regel stabiler ist und sich leichter experimentell realisieren lässt.

2. Schnelleinstieg: Durchführung einer OFET-Simulation

In diesem Tutorial konzentrieren wir uns auf p-Kanal-MOSFETs mit Oberseitenkontakten. P-Kanal-Halbleiter werden am häufigsten in organischen elektronischen Bauelementen verwendet, da sie in der Regel eine höhere Löcherbeweglichkeit aufweisen. Um eine neue OFET-Simulation zu erstellen, klicken Sie im Hauptfenster von OghmaNano auf die Schaltfläche „Neue Simulation“ (??). Klicken Sie dann im neuen Simulationsfenster auf die OFET-Simulationen (siehe Abbildung ??). Dadurch wird das OFET-Untermenü geöffnet, in dem auch andere Arten von OFETs gespeichert sind. Für dieses Beispiel verwenden wir die Option „OFET p-Kanal, Oberseitenkontakt“ (??). Klicken Sie darauf, und speichern Sie die neue Simulation auf der Festplatte.

Sobald Sie das neue Simulationsfenster gespeichert haben, sollte ein Fenster angezeigt werden, das wie ?? aussieht. Klicken und halten Sie die linke Maustaste auf dem schwarzen Hintergrund, und ziehen Sie dann, um das Simulationsfenster zu drehen und das Gerät in 3D anzuzeigen. Sie können sehen, dass das Gerät drei Kontakte, ein Gate, eine Source und ein Drain hat. Die Source und das Drain werden oben im Simulationsfenster als goldfarbene Balken dargestellt, eine Halbleiterschicht ist blau und eine isolierende Schicht ist rot dargestellt. Der Gate-Kontakt ist unten in der Struktur sichtbar.

3. Durchführung Ihrer ersten OFET-Simulation

Um die Simulation zu starten, klicken Sie auf die Schaltfläche „Start“. Im Vergleich zu 1D-Simulationen dauern 2D-Simulationen in der Regel länger, da der Solver ein Netz mit einer größeren Anzahl von Netzpunkten verarbeiten muss. Wenn Fallen aktiviert sind, werden auch für jeden Netzpunkt Gleichungen zur Berechnung der Trägererfassung/des Trägerentweichens gelöst, was die Rechenlast zusätzlich erhöht. Im Allgemeinen führt die Erhöhung der Dimensionalität eines Problems schnell zu einer Erhöhung der Rechenzeit und des Speicherbedarfs.

Wenn die Simulation abgeschlossen ist, öffnen Sie die Registerkarte „Ausgabe“. Sie werden mehr Dateien sehen als bei einer 1D-Simulation, da ein OFET mehrere Kontakte hat. Dies liegt daran, dass für jeden Kontakt eine Kennlinie erstellt wird, wobei jede Kennlinie den Strom darstellt, der durch diesen Kontakt in das Gerät fließt oder es verlässt. Eine Zusammenfassung der erstellten Dateien finden Sie unten.

Doppelklicken Sie auf die Dateien jv_contact_0.csv, jv_contact_1.csv und jv_contact_2.csv, um die Kennlinie jedes Kontakts zu überprüfen. Die Kontakte in OghmaNano sind von 0 bis N nummeriert, und zwar in der Reihenfolge, in der sie im Kontakteditor definiert sind (siehe Abbildung ??). In diesem Fall ist Kontakt 0 die Quelle, Kontakt 1 das Gate und Kontakt 2 der Drain. Der Kontakteditor wurde in Abschnitt 3.1.8 detailliert beschrieben. Da es sich jedoch um eine 2D-Simulation handelt, sind zwei zusätzliche Spalten hinzugekommen: Start und Breite. Diese definieren die Startposition des Kontakts auf der x-Achse und die Breite, die die Breite des Kontakts auf der x-Achse beschreibt. Die Quelle beginnt bei \(0~m\) und erstreckt sich bis \(5 \mu m\), der Drain beginnt bei \(75~\mu m\) und erstreckt sich bis \(5 \mu m\), während das Gate bei \(0~m\) beginnt und sich so weit erstreckt, dass es die gesamte Breite des Bauelements abdeckt, die \(80~ \mu m\) beträgt. Beachten Sie auch, dass unter der Spalte „Angelegte Spannung“ die Quelle als „Masse“ gekennzeichnet ist, was bedeutet, dass 0 V an die Masse angelegt werden. Das Gate ist als „veränderlich“ gekennzeichnet, was bedeutet, dass die in dem JV-Editor definierte Spannungsrampe auf diesen Kontakt angewendet wird, und der Drain ist als „konstante Vorspannung“ mit einer Spannung von 10 V gekennzeichnet, was bedeutet, dass eine konstante Spannung von 10 V an diesen Kontakt angelegt wird. Auf diese Weise scannen wir den Gate-Kontakt, während wir eine konstante Spannung zwischen der Quelle und dem Drain anlegen.

??, ?? und ?? zeigen die Kennlinien der Stromstärke in Abhängigkeit von der Spannung (JV-Kurven) an jedem der drei OFET-Kontakte. Anhand von ?? und ?? lässt sich erkennen, dass mit zunehmend negativer Gate-Spannung auch der Strom an Source und Drain abnimmt. Wir legen eine negative Spannung an, um Löcher in den Kanal zu ziehen, damit dieser leitfähig wird. Man kann auch sehen, dass am Gate kein Strom fließt, da der Strom durch das Dielektrikum blockiert wird.